高速DC/DCコンバータのスイッチノードで発生するリンギングの抑制　Part 2/4

DC/DCコンバータの小型化と高速応答特性の向上への対応の為にスイッチング周波数の高速化が進みましたが、スイッチング周波数の上昇は効率の低下を発生させるので、スイッチング周波数の高速化はいかに効率の低下を抑えつつ高速化できるかがカギとなりました。しかし高効率を維持する為により、ターンON/OFF速度を向上させて理想スイッチに近づいた結果、リンギングの周波数も高周波化し、EMIの発生を伴う事となりました。スイッチング速度の高速化、発生する損失の低減方法とその影響を考察します。

電源の効率と損失
電源の効率は　出力電力÷入力電力＝出力電力÷（出力電力＋損失）　となるので、ある出力電力時に発生する損失を分類し、各々の損失がスイッチング周波数とどう関係するかを考える必要が有ります。損失は大きく分けると、電源IC自体の自己消費電力、回路の持つ抵抗による抵抗損、スイッチング回路の駆動によるスイッチング損　などが有ります。

スイッチング周波数の上昇に影響を受けない損失
電源の制御回路であるエラーアンプ（オペアンプ）、コンパレータ、基準電圧源、制御ロジック回路などの制御回路が消費する自己消費電流Iqによる電源電圧×Iqの損失が有ります。この損失はスイッチング周波数には依存しない固定の損失となります。スイッチング周波数には無関係ですが、この損失は、Iqが数uAから数mAという小さな値なので、電源の出力電力がWレベルの時には無視できる程です。しかし、負荷電流に依存しないでほぼ一定の損失となるので、待機時などの軽負荷状態で負荷電力がmWレベル まで減少している状態では損失の比率が大きくなり効率が低下してしまいます。待機時も含めた電池稼働時間には大きく影響しますので携帯機器用の電源では自己消費電流が低い事が非常に重要となりますので、軽負荷時の自己消費電力を低下させる軽負荷モードを持っている製品が多くあります。最近ではAC100Vで動作する機器でも待機時消費電力の低減の為に軽負荷時の効率が重要視される様になってきています。

スイッチング周波数の上昇により効率に影響を与える損失
抵抗損にはスイッチング周波数に依存しない損失とスイッチング周波数に比例して増加する損失があります。FETのON抵抗やインダクタの直流抵抗などのスイッチング周波数に依存しない直流抵抗の部分を抵抗損として扱い、ターンON/OFFの遷移期間中にFETに流れる電流による抵抗損はスイッチング周波数に比例するのでスイッチング損に含められます。スイッチング損失はスイッチングの回数に比例してそのまま損失が増加するので、スイッチング周波数の高速化は効率の低下に直接影響します。スイッチング損には前述の抵抗損と、FETをON/OFFさせる為のゲート駆動による損失だけではなく、FETがON/OFFする事によりソース・ドレイン間の電圧が0VとVinに変化する事による出力容量Cossの充放電で発生するCoss×V2×Fswの損失、変動するインダクタ電流によりインダクタのコア材で発生するヒステリシス損などもあります。いずれもスイッチング周波数Fswに比例して増加するので効率低下の主原因となります。高効率が求められるDC/DCコンバータでは効率の低下する高速スイッチング化は致命的な欠点となってしまいます。
インダクタにはリップル電流による交流電流が流れるので、コアではヒステリシス損が発生します。この損失は周波数に比例するだけではなく、インダクタのコア材の周波数特性により、高周波に成る程損失の発生量が増加する為に周波数の上昇で急激に損失が増加します。ではスイッチング周波数を上昇させると単純に損失が増加するかというと、同じインダクタンス値のままでスイッチング周波数を上昇させるとインダクタのリップル電流値は周波数に逆比例して減少しますのでヒステリシス損は減少します。周波数の上昇に合わせてインダクタンス値を減少させるとリップル電流は減少しませんが、インダクタンス値が小さいと言うことはコイルの巻線数が減少するという事ですから、コアで電流により発生する磁束密度は減少する事になります。同じサイズのコアに巻いた場合、巻線数の減少により太く短い電線を使用できるので直流抵抗の減少により抵抗損も減少しますし、同じ抵抗値で良ければより小型化も可能です。インダクタで発生する交流損失は増加要因と減少要因の両方が発生します。適切なインダクタの選択により条件が大きく異なってくるので、スイッチング周波数の上昇＝損失の増加という単純な話にはなりません。また、インダクタンス値の減少はインダクタ電流のランプ速度を増加させるので電源の応答速度性能の向上には必須でも有ります。また、電源としての過渡応答特性が向上し、出力コンデンサの必要容量も小さくでき、より小容量で小型のコンデンサで動作させる事が可能となりますのでコスト低減効果も期待できます。

FETの選択
高負荷時の損失の主なものはI2Rによる抵抗損となりますので効率を重視するとFETのON抵抗を下げた方が効率は良くなりますので出来る限りON抵抗（Rds_ON）の低いFETを選択する方が有利となります。抵抗損を半分にするにはON抵抗が半分のFETを選択する必要が有ります。ON抵抗が半分のFETという事は図3に示すように、あるON抵抗の値のFETを2個並列接続したのと同じ事になりますのでFETのシリコンのサイズは2倍必要となります。ゲート駆動エネルギーも2倍必要となり、出力容量に依存するCV2損も2倍になります。また、同じゲートドライバーによる駆動で2倍の大きさのFETを駆動するとゲートチャージにより長い時間が必要となり、FETのターンON/OFFの時間も遅くなりますので、FETスイッチのON抵抗に依存しない抵抗性のスイッチング損も大きくなってしまいます。容量性のスイッチング損は負荷電流に依存せず一定の損失となるので、スイッチング損の倍増は軽負荷時の効率の低下となります。しかし、抵抗損は半分になるので重負荷ではスイッチング損失より抵抗損の方が多い事が殆どなので、大きなFETを使用した方が重負荷での効率はよくなります。

負荷電流が重負荷状態のみで動作するような機器ではこの様な設計でも良いのですが、通常の機器では負荷電流はアプリケーションの動作状態によって大きく変動します。時に省エネを意識して設計される機器では、動作状態に応じて大きく電流が変動し、携帯機器では無負荷近くまで電流が減少する場合もあります。軽負荷状態では抵抗損は電流の2乗で減少して小さくなりますので損失はゲート駆動損などの容量性の固定損が主な損失となります。
例えば出力5V/20Aで100Wの電源が有り、20A時の直流抵抗損が3W、ゲート駆動などの容量性の固定損が0.1W有ったとします。20Aの全負荷時には固定損は出力電力100Wの0.1%ですから殆ど無視できますが、待機時などで負荷電流が1/100の0.2Aになると電流の2乗に比例する直流抵抗損は1/10000の0.3mWとなり無視できます。しかし、出力電力が5V×0.2A=1Wに対して固定損は0.1Wのままなので出力電力に対して10%の損失となり、効率には大きな影響を与えます。
図4に示すように重負荷の効率の改善の為に大型のFETを選択すると固定損が増加するので軽負荷での効率は低下してしまいますがFETを小さくすると重負荷での効率は低下しますが軽負荷での効率は上昇します。タブレットなどの携帯機器のように、全負荷での動作時間よりも軽負荷状態やスタンバイ状態での時間の方がはるかに長いという使用条件の場合では、重負荷時と軽負荷時の効率差と処理状態の時間比率などを考慮して、軽負荷時と重負荷時のどちらの効率を重視した設計とするかを考慮してFETの選択を行う要があります。

少ないゲート容量でも低いON抵抗でスイッチング出来るFETが有ると重負荷と軽負荷の両方で効率を上昇させることが出来ます。またゲート容量が小さいとゲートの充電時間も短くなりFETのターンON/OFFが高速化し、抵抗性のスイッチング損も減少します。FETをそのオン抵抗とゲート電荷量で評価するため、その積値で性能指数（FOM：figure of merit）というパラメータを使用し、FOM値の小さなFETを選択する事により、抵抗損とスイッチング損の両方を下げるという設計が可能となります。FETの構造と製造プロセスの改善によりFOM値は年々低下しており、効率の向上と低発熱化による小型化を可能としています。

スイッチのターン速度の高速化
低FOMで最適なサイズのFETを選択してゲート駆動損を低下させる選択を行った次に行う必要が有るのはFETスイッチのターンON／OFF速度です。遷移時間を短くすればFETで発生する損失が減少します。FETがフルONする為に必要なゲート電圧はゲートがコンデンサとして働く為に、フルONするのに必要なクーロン数で現されます。ゲートを大電流で充電する程、少ない時間で電圧が上昇し、短時間でターンONしますので、小さなゲート容量と大出力電流のゲートドライバーの組み合わせに依り高速化は可能となります。しかし高速化する程スイッチノードには図5の様なリンギングが発生してしまいます。
これはハイサイドFETが高速にONする結果、入力コンデンサとハイサイドFET、ロウサイドFETにより構成される入力ループに0A→出力電流＋αの高速電流変動が発生します。この電流変動により入力コンデンサのESLや配線の持つ寄生インダクタンスLpにエネルギーが蓄積され、スイッチノードの電圧が電源電圧まで上昇したのち、インダクタンスに蓄積されたエネルギーが解放されて大きなオーバーシュートによる高電圧が発生します。その後に入力ループの寄生インダクタンスと回路の容量（主にOFFしているQ2のCoss）によるLC共振回路での減衰振動が発生してリンギングを発生させたのち、Vinの電圧に減衰して収束します。このオーバーシュートによる高電圧がFETや電源ICの耐圧をオーバーするなどして破壊が発生する場合もあります。また、スイッチング周波数よりはるかに高い数100MHzで発生する高周波のリンギングとなり、これがEMIとなって高周波ノイズを周辺回路にばらまいてしまう事になります。ゲート駆動速度を向上させてターンON速度を上昇させると効率は良くなりますがスイッチのターンON速度が高速化するという事はスイッチング回路に流れる電流の変化速度を上昇する事になります。電流変動が高速に成る程、寄生インダクタンスに発生する電圧が大きくなり、更に大きなリンギングを発生させてしまいます。

Part 3/4 に続く